Đằng sau công nghệ High-K Metal Gate Phần II

Vật liệu cách điện High-k

Vấn đề cần giải quyết ở đây là phải tìm được vật liệu cách điện với độ dày vừa đủ để ngăn cản điện tử đi qua nhưng cũng phải cho phép điện trường từ cổng truyền đến kênh để có thể mở transistor. Tóm lại, lớp cách điện này cần dày về vật lý nhưng phải mỏng về điện.


Phần mở rộng

Thuật ngữ kỹ thuật dùng cho những vật liệu có tính chất như vậy là chất điện môi “high-k” (High-k dielectric), trong đó k là hằng số điện môi. Thuật ngữ này chỉ ra khả năng tập trung điện trường của vật liệu. Hằng số k càng cao, vật liệu có khả năng duy trì được dung lượng điện tích càng lớn giữa hai tấm dẫn điện. Để minh họa, SiO2 có hệ số k khoảng 4, trong khi không khí có k bằng 1.


Hình 2. Cấu tạo và hoạt động của transistor. Điện áp dương đặt vào cực cổng của transistor loại NMOS đẩy các điện tích dương trong kênh ra xa khỏi lớp cách điện và hút về phía mình các điện tử, tạo ra dòng điện.

Các ứng viên cho chất liệu “high-k” bao gồm aluminum oxide (Al2O3), titanium dioxide (TiO2), tantalum pentoxide (Ta2O5), hafnium dioxide (HfO2), hafnium silicate (HfSiO4), zirconium oxide (ZrO2), zirconium silicate (ZrSiO4), và lanthanum oxide (La2O3). Thông qua hàng loạt các nghiên cứu, thử nghiệm, nhóm kỹ sư Intel đã cố gắng xác định các chỉ số của vật liệu như hệ số dung môi, độ ổn định về điện, khả năng tương thích với Silicon... Rất nhiều khó khăn, trở ngại mà nhóm đã phải vượt qua, kể cả việc phải nghiên cứu để đưa ra một quy trình công nghệ sản xuất mới gọi là “atomic layer deposition”.


Kết quả thu được cho thấy hai chất điện môi hafnium dioxide (HfO2) và zirconium oxide (ZrO2) có thể đáp ứng yêu cầu đặt ra cho chất cách điện mới.

Bắt đầu chuyển sang giai đoạn thử nghiệm với vật liệu mới – high-k dielectric, nhóm nghiên cứu tiến hành sản xuất mẫu transistor NMOS va PMOS. Tuy nhiên, sau một loạt kết quả ban đầu không đạt yêu cầu, một vấn đề mới lại nảy sinh: đó là tương tác giữa cực cổng (gate) và lớp cách điện high-k mới. Ở các transistor hiện tại, điện cực này thường được tạo ra từ silicon đa tinh thể (polysilicon), và nó làm việc rất tốt với lớp cách điện silicon dioxide. Khi thay silicon dioxide bằng vật liệu high-k dielectric thì “mối quan hệ” này bị phá vỡ, tác động xấu đến hoạt động của transistor (hình 3).



Hình 3. Với transistor hiện tại, cực cổng (gate) thường được làm bằng polysilicon, và nó làm việc rất tốt với lớp cách điện silicon dioxide. Khi thay silicon dioxide bằng vật liệu high-k dielectric thì “mối quan hệ” này bị phá vỡ, tác động xấu đến hoạt động của transistor. Giải pháp cho vấn đề này là sử dụng kim loại thay cho polysilicon.


Cổng kim loại và những thách thức

Giải quyết được vấn đề về lớp cách điện lại dẫn đến bài toán phải tìm ra vật liệu thay thế polysilicon để làm điện cực, sao cho nó đảm bảo được các đặc tính để có thể tương tác tốt với lớp cách điện high-k mới.

Giải pháp cho vấn đề này là sử dụng kim loại thay cho polysilicon. Tuy nhiên, để xác định đúng loại kim loại có đủ các đặc tính cần thiết, nhóm nghiên cứu đã trải qua rất nhiều nghiên cứu, thử nghiệm... và cuối cùng cũng đi đến kết quả mong muốn. Transistor được cấu tạo từ oxide hafnium và cực cổng kim loại, có đủ những gì nhóm thử nghiệm cần: mở khi có điện áp xác định, độ rò rỉ qua lớp cách điện rất thấp, cho phép dòng điện lớn đi qua kênh ở điện áp xác định.

Với những vấn đề mà nhóm nghiên cứu Intel đang gặp và giải quyết thì nhiều nhà sản xuất chip khác cũng đã và đang triển khai nghiên cứu trong cuộc chạy đua hết sức cạnh tranh. Bởi vậy cho đến thời điểm đó, hai điều bí mật lớn nhất là các vật liệu kim loại cho cổng và làm thế nào để đưa chúng vào quá trình sản xuất transistor.

Sau khi đã có được transistor mới với các đặc tính đúng theo yêu cầu được sản xuất theo quy trình công nghệ cũ (quy trình 65nm) vào năm 2003, công việc tiếp theo của nhóm nghiên cứu là chuyển từ giai đoạn nghiên cứu sang giai đoạn phát triển và sản xuất transistor high-k metal gate với kích thước nhỏ hơn, 45nm, và các transistor mới 45nm này phải đáp ứng những đòi hỏi rất khắt khe về hiệu năng, độ tin cậy. Đây là công việc không dễ dàng một chút nào, đòi hỏi rất nhiều nỗ lực của các nhà nghiên cứu, kỹ sư Intel để vượt qua hết trở ngại này đến thử thách khác.

Như trên đã đề cập, một trong hai điều bí mật lớn nhất là làm sao để đặt được các điện cực kim loại (metal gate) vào transistor. Giải pháp truyền thống lâu nay được gọi là “gate first”, trong khi có một giải pháp khác được nhóm nghiên cứu đề xuất là “gate last” có nhiều ưu điểm vượt trội nhưng lại khó thực hiện hơn. Việc chọn lựa giữa 2 giải pháp là một bài toán hắc búa mà nhóm nghiên cứu phải trả lời.


Hình 4. Tiến trình nghiên cứu và triển khai công nghệ 45nm high-k metal gate.


Thay đổi có tính cách mạng

Vào cuối năm 2004, nhóm nghiên cứu đã có các thông tin, số liệu đủ thuyết phục là transistor mới có thể được sản xuất và hoạt động tốt với quy trình công nghệ 45nm mà nhóm đã nghiên cứu. Và đến thời điểm này, trên cơ sở kết quả nghiên cứu, Intel cam kết sẽ sản xuất transistor có cấu trúc điện cực kim loại và lớp cách điện high-k theo quy trình mới “gate last”.

Đây là một quyết định dũng cảm, là sự cam kết cho các bộ vi xử lý thế hệ tiếp theo của Intel, và cũng là sự thay đổi lớn nhất về công nghệ transistor trong 40 năm qua.

Mốc quan trọng tiếp theo là thử nghiệm và kiểm tra transistor được sản xuất theo quy trình mới. Thông thường, việc kiểm tra được thực hiện trên SRAM (RAM tĩnh), là loại bộ nhớ nằm ngay trên chip cùng với bộ xử lý. Lần thử nghiệm thứ nhất đầy đủ toàn bộ tính năng của SRAM với transistor mới được thực hiện vào tháng 1/2006, và cho đến tháng 1/2007 thì Intel đưa ra phiên bản mẫu của BXL 45nm đầu tiên sử dụng công nghệ đột phá transistor high-k plus metal gate. Đó là BXL hai lõi Penryn với 410 triệu transistor. Các phiên bản khác của Penryn sẽ được tối ưu cho các ứng dụng máy xách tay, máy để bàn, trạm làm việc và server. Bản bốn nhân sẽ chứa tới 820 triệu transistor. Sau Penryn vài tháng, Intel cũng sẽ đưa ra Silverthorne, bộ xử lý đơn lõi chứa 47 triệu transistor dành cho các ứng dụng tiêu thụ ít năng lượng như các thiết bị Internet di động và UMD (thiết bị siêu di động).

Phát kiến transistor high-k plus metal gate là một đột phá cực kỳ quan trọng. Mặc dù vẫn có thể tiếp tục giảm kích thước của transistor tới 45nm theo công nghệ cũ, không cần đến sự đột phá này, nhưng các chip này sẽ hoạt động không khá hơn bao nhiêu so với thế hệ 65nm và chúng sẽ tiêu tốn nhiều năng lượng. Chắc chắn transistor thế hệ mới này sẽ tiếp tục được thu nhỏ trong thời gian tới, thực tế là việc phát triển transistor thế hệ 32nm đang được triển khai tốt đẹp với công nghệ high-k plus metal gate cải tiến.

Liệu có cần tới vật liệu, kiến trúc mới nữa cho các thế hệ transistor 22nm, 16nm? Chưa ai dám chắc, nhưng đó là lí do để việc nghiên cứu và phát triển tồn tại.

->Xem chi tiết...