Đằng sau công nghệ High-K Metal Gate phần 1

Trong TGVT-PCW VN tháng trước, chúng tôi đã đề cập tới bộ vi xử lý thế hệ mới của Intel được sản xuất theo qui trình công nghệ 45nm High-k metal gate (bài “Định luật Moore tiếp tục...”. Đây không chỉ đơn giản là bước phát triển của xu hướng “thu nhỏ” các thành phần trong vi mạch bán dẫn. Đằng sau đó là những giải pháp công nghệ đột phá.

Trong tháng 11 này, Intel tung ra thị trường thế hệ chip mới đầu tiên được sản xuất theo quy trình công nghệ 45nm – chip Penryn, chứa hơn 400 triệu transistor đối với BXL hai lõi và tới 800 triệu transistor với BXL 4 lõi. Có điều gì khác biệt so với những cơ sở của định luật Moore?


Các tác giả Mark T. Bohr, Robert S. Chau, Tahir Ghani, and Kaizad Mistry – những người tham gia trực tiếp vào quá trình nghiên cứu – triển khai công nghệ 45nm high-k metal gate.

Có! Và hơn nữa là khác biệt rất lớn. Chip Penryn đã có thể không xuất hiện nếu như không có bước đột phá cực kỳ quan trọng về cấu trúc của các transistor siêu nhỏ bên trong chip, mà cụ thể là chúng ta đề cập đến thành phần điện cực của transistor (gate stack). Vấn đề trở ngại phải vượt qua trong vài năm trở lại đây là công nghệ đã đạt tới mức giới hạn nguyên tử.

Để giữ đúng định luật Moore, cứ sau mỗi 24 tháng kích thước transistor phải được giảm xuống một nửa, và tương đương như vậy, các thành phần nhỏ nhất của transistor phải giảm còn 70%. Tuy nhiên, có một thành phần quan trọng mà kích thước của nó đã đạt tới mức giới hạn, không thể nhỏ hơn được nữa. Đó là lớp silicon dioxide (SiO2) mỏng đóng vai trò cách điện giữa cực cổng (gate) và kênh (channel), nơi dòng điện chạy qua khi transistor ở trạng thái “mở” (hình 1). Lớp cách điện này mỏng dần với mỗi thế hệ chip mới, và đã giảm tới 10 lần kể từ năm 1990. Ở hai thế hệ chip trước Penryn, lớp cách điện chỉ còn lại độ dày của khoảng 5 nguyên tử (đường kính nguyên tử đơn Silicon là 0,26nm).

Các giáo sư nghiên cuu
Lớp cách điện silicon dioxide mỏng là một vấn đề lớn, nó mất dần khả năng cách điện. Bắt đầu từ những thế hệ chip từ 1990, đã có hiện tượng rò rỉ điện qua lớp cách điện này. Cho đến cách đây 2 năm, cường độ rò rỉ đã tăng lên 100 lần. Cuối cùng, dẫn đến vấn đề năng lượng bị tiêu hao do chip nóng lên dưới tác động của dòng điện tử không mong muốn. Như vậy việc làm mỏng hơn nữa lớp silicon dioxide là không thể.

Với rào cản tưởng chừng không thể vượt qua này, ngành công nghiệp bán dẫn dường như đang đi đến chỗ bế tắc, và định luật Moore cũng phải kết thúc tại đây...

Điều đáng sợ trên sẽ trở thành mối đe dọa thật sự nếu như không có một phát kiến mang tính cách mạng.

Giải pháp cho vấn đề trên là làm dày thêm lớp cách điện, nhưng phải bằng chất liệu khác có đặc tính cách điện tốt hơn. Tuy nhiên đây chỉ là một nửa của vấn đề, bởi rắc rối còn ở chỗ cổng silicon (điện cực) sẽ không chịu làm việc với vật liệu cách điện mới. Và nếu giữ thiết kế như vậy, transistor theo cách mới làm việc còn tệ hơn transistor cũ. Câu trả lời cho vấn đề này là sử dụng kim loại thay thế cho silicon truyền thống để làm cực cổng (gate).

Kiến thúc nền tảng về transistor





Hình 1. Trong transistor, lớp cách điện silicon dioxide (SiO2) giữa cực cổng (gate) và kênh (chanel) đã mỏng tới mức giới hạn, gây ra hiện tượng “rò rỉ” điện tích.


Cấu tạo của bộ vi xử lý, bộ nhớ và các loại chip khác đều dựa trên hàng trăm, hàng triệu transistor, thành phần bán dẫn cơ bản. Loại transistor được dùng ở đây là transistor hiệu ứng trường MOSFET (metal-oxide-semiconductor field effect transistor). Thực chất, transistor đóng vai trò của một công tắc: điện thế đặt vào cực cổng (gate) có tác dụng bật và tắt (cho qua và ngăn lại) dòng điện tích giữa hai cực khác: cực nguồn (source) và cực máng (drain); kênh (channel) là nơi dòng điện tích di chuyển (hình 2). MOSFET có hai loại, N-MOS và P-MOS, tùy thuộc vào cấu tạo hóa học của các thành phần (loại N hay P). Các transistor được bố trí trên một tấm silicon đơn, và bằng phương pháp hóa học người ta tạo ra các vùng loại N hoặc P ngay trên tấm silicon. Mạch tích hợp (IC – integrated circuit) bao gồm luôn cả hai loại transistor N và P.

Lấy ví dụ transistor NMOS. Vùng nguồn và máng được cấu tạo từ N-silicon, giữa chúng là P-silicon được gọi là kênh, nơi có dòng điện tích. Phần trên của kênh có một lớp mỏng cách điện dioxide silicon (SiO2), được gọi là cổng oxide (gate oxide), và đây chính là phần gây ra mọi phiền toái mà cả ngành công nghiệp phải quan tâm.

Bên trên cổng oxide là điện cực, thường được cấu tạo từ silicon đa tinh thể (polycrystal silicon, hay ngắn gọn là polysilicon). Trong trường hợp NMOS thì điện cực cũng thuộc loại N. Khi có điện áp dương tại cực cổng, nó tạo ra điện trường đẩy các điện tích dương (hole) đi và hút các điện tử để tạo ra dòng điện (on) giữa nguồn và máng.

Với PMOS transistor, mọi thứ đều ngược lại với NMOS. Nguồn và máng là P, kênh là N, và cực cổng là P. Nó làm việc cũng theo cách đối lại, tức là khi có điện áp âm đặt vào cổng, nó sẽ ngăn (off) dòng điện trong kênh, nguồn và máng.

Trong các thiết bị logic, transistor NMOS và PMOS được bố trí sao cho hoạt động của chúng bổ sung lẫn nhau, từ đó xuất hiện thuật ngữ CMOS (complementary metal-oxide semiconductor). Phải thiết kế mạch CMOS sao cho chúng chỉ tiêu thụ năng lượng khi các transistor thực hiện đóng (on) hoặc mở (off).

Các đặc tính và vật liệu cấu thành của transistor MOS hầu như giữ nguyên từ 1960, nhưng kích thước của chúng thì nhỏ đi đáng kinh ngạc, từ 10 micrometer xuống còn dưới 50 nanometer hiện nay, tức là giảm hơn 200 lần. Lớp cách điện SiO2 giảm từ 100nm xuống còn 1,2nm, đạt giới hạn 5 nguyên tử, và độ dày này đã không thay đổi kể từ năm 2003 - khi thế hệ chip 90nm được giới thiệu - cho đến nay.

->Xem chi tiết...